特許
J-GLOBAL ID：200903082787509217
集積回路検査装置
発明者：
出願人/特許権者：
代理人 (1件)：
小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-241577
公開番号（公開出願番号）：特開平5-080123
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】デジタルデバイス内のDAC部のテストを短時間で正確に、しかも安価にテストする。【構成】被検査DAC F21が理想とする出力レベルの電圧を出力する基準DAC F1 を備え、基準DAC F1 の出力レベルに許容誤差を加算した許容レベルと被検査DAC F21の出力レベルとを比較し、被検査DAC F21の出力レベルが許容レベルを越えたときに不良であると判定する。
請求項（抜粋）：
DACを内蔵した半導体集積回路の検査装置であって、基準DACおよび被検査DACに同一のデジタルデータを入力するデジタルデータ入力回路と、入力されたデジタルデータに応じて被検査DACの理想出力レベルの電圧を出力する基準DACと、基準DACの理想出力レベルに、前記被検査DACの許容誤差を加算して許容レベルを求める加算器と、被検査DACの出力レベルと、許容レベルとを比較する比較器と、を備え、被検査DACの出力レベルが許容レベルを越えたとき、被検査DACの不良を判定することを特徴とする集積回路検査装置。
IPC (3件)：
G01R 31/28
, G01R 31/26
, H03M 1/10
