特許
J-GLOBAL ID:200903082789942015

クロック入力回路

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平11-301713
公開番号(公開出願番号):特開2001-127600
出願日: 1999年10月22日
公開日(公表日): 2001年05月11日
要約:
【要約】【課題】 半導体集積回路へクロック入力するとき高速クロック入力が困難な場合があった。【解決手段】 クロック入力回路100は、外部クロックを入力する第1の入力端子32および第2の入力端子33と、第1の入力端子32に接続され容量結合されたコンデンサ1と、コンデンサ1に接続される増幅装置31と、増幅装置31と第2の入力端子33とに接続され、増幅装置31からの出力と第2の入力端子33に入力された外部クロックとの論理積をとる論理演算子2とを備える。
請求項(抜粋):
外部クロックを入力する第1の入力端子および第2の入力端子と、前記第1の入力端子に接続され容量結合されたコンデンサと、前記コンデンサに接続される増幅装置と、前記増幅装置と前記第2の入力端子とに接続され、前記増幅装置からの出力と前記第2の入力端子に入力された前記外部クロックとの論理積をとる論理演算子とを備えるクロック入力回路。

前のページに戻る