特許

J-GLOBAL ID：200903082807252501

回路素子および半導体装置

発明者： 山田 圭一
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2002-198207
公開番号（公開出願番号）：特開2004-040009
出願日： 2002年07月08日
公開日（公表日）： 2004年02月05日
要約：

【課題】下地の半導体層と独立して特性調整が行える回路素子を提供する。【解決手段】3次元的に配置された第1メタル配線303と第2メタル配線305とを、内部に抵抗体材料を埋め込んだスルーホール304にて接続して形成した単位抵抗素子306を、直列に多数連接配置する。その繰り返し数を調整することにより、所望の抵抗値を得ることができる。また、抵抗値の調整を下地の半導体層の製造プロセスと独立して行うことができる。インダクタについても同様に、水平方向に単位インダクタを直列に多数連接配置することで、所望のインダクタンスを有するインダクタを形成できる。【選択図】 図8

請求項（抜粋）：

半導体基板上に設けられた絶縁層に形成された回路素子であって、 前記絶縁層の異なる高さ位置に設けられた上下側の配線パターンと、 前記上下側の配線パターンの間の高さに設けられた少なくとも1つの中間配線パターンと、 前記中間配線パターンと前記上下側の配線パターンの間を高さ方向に結ぶ複数のスルーホールと、 を備え、 前記上下側の配線パターンと前記中間配線パターンとのそれぞれは、互いに間隔を隔てて配列した配線単位の連鎖を有しており、 前記複数のスルーホールが、前記上下側の配線パターンのその配線単位と、前記中間配線パターンの配線単位との間を順次に結んでいるとともに、各スルーホールの内部に前記回路素子の電気的特性に応じた所定の物質が埋め込まれていることを特徴とする回路素子。

IPC (3件)：

H01L21/822 ,  H01L21/3205 ,  H01L27/04

FI (3件)：

H01L27/04 P ,  H01L27/04 L ,  H01L21/88 S

Fターム (23件)：

5F033HH07 ,  5F033HH08 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK07 ,  5F033KK08 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN38 ,  5F033VV08 ,  5F033VV09 ,  5F038AR07 ,  5F038AR14 ,  5F038AR16 ,  5F038AR21 ,  5F038AZ04 ,  5F038CD18 ,  5F038CD20 ,  5F038EZ20