特許
J-GLOBAL ID：200903082835475400
半導体メモリ素子のポリシリコンゲートとその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-107271
公開番号（公開出願番号）：特開平8-306922
出願日： 1996年04月26日
公開日（公表日）： 1996年11月22日
要約：
【要約】【課題】 プラズマ蝕刻工程におけるポリシリコンゲートへの電荷蓄積を抑制してゲート絶縁膜への影響を抑え、MOSトランジスタのしきい値電圧変化や絶縁破壊を防止する。【解決手段】 ポリシリコンゲートを、活性領域500に形成されるゲートポリシリコン層610と活性領域外に形成されるコンタクトポリシリコン層620とに分けて形成した後に、配線工程等において導電性物質600で連結する。プラズマ蝕刻工程で電荷蓄積が起こってゲート絶縁膜へ影響を及ぼすポリシリコン層610は従来に比べ小さくなるので、その蓄積電荷量が減ることになり、ゲート絶縁膜への影響も小さくなる。
請求項（抜粋）：
プラズマ蝕刻工程を使用した半導体メモリ素子のポリシリコンゲート製造方法において、活性領域のゲートポリシリコン層と、活性領域外のコンタクトポリシリコン層と、に分割して形成した後、これらポリシリコン層を導電性物質で連結するようにしたことを特徴とするポリシリコンゲート製造方法。
IPC (2件)：
H01L 29/78
, H01L 21/28 301
H01L 29/78 301 G
, H01L 21/28 301 A
