特許
J-GLOBAL ID：200903082851436229

ディレイテスト容易化回路を内蔵した集積回路および集積回路のパスディレイテスト方法

発明者：
神鳥 浩一

神鳥 浩一 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-025875
公開番号（公開出願番号）：特開2000-221245
出願日： 1999年02月03日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】回路構成を複雑化しないで1段分のスキャンFFの設定だけでパスディレイテストを行うことができるディレイテスト容易化回路およびテスト方法を提供する。【解決手段】 ディレイタイムを測定するパスに対して活性化条件を設定するスキャンFFをその条件が“1”のグループ4と“0”のグループ5にグループ化し、間にソーススキャンFF1を介在させてスキャン接続する。そして、SCAN-IN端子6から“000111”を入力することによって活性化条件を設定するとともに、ソーススキャンFF1を“0”に設定する。こののち、外部クロックを入力することによって、スキャンFFの状態が1段シフトされても、各スキャンFF4,5の状態は変化せずソーススキャンFF1の状態のみ“0”から“1”に反転し、上記パスに信号を入力することができる。
請求項（抜粋）：
ソースフリップフロップからターゲットフリップフロップまでの特定パスの信号伝搬遅延時間を測定するパスディレイテスト容易化回路を内蔵した集積回路であって、前記特定パス中の各ゲートに対して状態を設定する状態設定フリップフロップを、D入力またはシフト入力を選択的にラッチ可能なフリップフロップで構成するとともに、シフト入力をラッチする設定のとき、1回シフトしても各状態設定フリップフロップの出力が変化しないように各状態設定フリップフロップをスキャン接続したことを特徴とする集積回路。
IPC (2件)：
G01R 31/28 ,  G06F 11/22 360
FI (3件)：
G01R 31/28 G ,  G06F 11/22 360 P ,  G01R 31/28 V
Fターム (8件)：
2G032AA01 ,  2G032AC10 ,  2G032AK01 ,  2G032AK16 ,  5B048AA20 ,  5B048CC18 ,  5B048DD07 ,  5B048EE02
引用特許：
出願人引用 (3件)
  • 特開昭63-073710
  • 特開平4-293165
  • 特開平3-061872

前のページに戻る

TOP

BOTTOM