特許

J-GLOBAL ID：200903082868938007

ディジタル多重放送受信機

発明者： 小代 夏樹 ,  坂本 典哉 ,  山田 雅弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-301462
公開番号（公開出願番号）：特開平9-148995
出願日： 1995年11月20日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 多重方式ごとに専用のデマルチプレクサを用意する必要をなくし、これによりハードウエアの大型化およびコストアップの防止を図る。【解決手段】 システム・クロック再生部135を、アドレスデコーダ210、カウンタ218、複数のラッチ回路211,212,213,214,215およびゲート回路217からなるハードウエアにより構成し、カウンタ218でシステム・クロックのカウントを行なうとともに、カウンタ218へ時間情報をロードするタイミング信号の生成およびカウンタ218の出力値をラッチするタイミング信号の生成をパルス生成回路216でそれぞれ行ない、かつ受信する放送信号の多重方式をデマルチプレクサのCPUで判定してこの判定した多重方式に応じた周期のストローブ信号S11をパルス生成回路216に与えることで、上記タイミング信号の生成タイミングを切り替えるようにしたものである。

請求項（抜粋）：

多重方式の異なる複数の放送信号をそれぞれ受信するディジタル多重放送受信機において、前記複数の放送信号に対し共通のデマルチプレクサを備え、このデマルチプレクサは、ユーザが選択した番組に対応する多重方式を判定するための多重方式判定手段と、前記複数の放送信号の中から前記ユーザが選択した番組に対応するパケットを分離するデパケット手段と、前記多重方式判定手段の判定結果に応じて、前記複数の放送信号ごとに当該放送信号に挿入されている時間情報の挿入位置を表わすタイミング信号を選択的に生成するためのタイミング信号生成回路と、このタイミング信号生成回路により生成されたタイミング信号に同期して前記パケットに挿入されている時間情報を取り込み、この時間情報を初期値としてシステム・クロックのカウント動作を行なうカウンタと、前記タイミング信号生成回路により生成されたタイミング信号に同期して前記カウンタからカウント値を抽出するカウント値抽出回路と、このカウント値抽出回路により抽出されたカウント値と前記任意のパケットに挿入されている時間情報との差分情報に基づいて前記システム・クロックを制御するためのシステム・クロック制御手段とを備え、前記タイミング信号生成回路、カウンタおよびカウント値抽出回路がハードウエアにより構成されることを特徴とするディジタル多重放送受信機。

IPC (5件)：

H04H 1/00 ,  H04B 1/16 ,  H04N 7/08 ,  H04N 7/081 ,  H04N 7/24

FI (4件)：

H04H 1/00 N ,  H04B 1/16 G ,  H04N 7/08 Z ,  H04N 7/13 Z