特許
J-GLOBAL ID：200903082889189470
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-132050
公開番号（公開出願番号）：特開平6-349288
出願日： 1993年06月02日
公開日（公表日）： 1994年12月22日
要約：
【要約】 (修正有)【目的】電気的一括消去及び再書込みが可能な不揮発性半導体記憶装置に関し、過消去のメモリ・セル・トランジスタが存在する場合であっても、過消去不良を発生させず、正常な読出しを行うことができるようにする。【構成】読出し時、メモリ・セル・トランジスタ84を選択する場合、メモリ・セル・トランジスタ84については、ソースに低電圧側の電源電圧を、コントロールゲートに高電圧側の電源電圧を供給し、メモリ・セル・トランジスタ84とビット線を共用している非選択のメモリ・セル・トランジスタ88では、ソースに高電圧側の電源電圧を供給し、コントロール・ゲートに低電圧側の電源電圧を供給する。非選択のメモリセルトランジスタ88は深いオフ状態となり、そのリーク電流を抑える。
請求項（抜粋）：
第1の方向に延在された複数のワード線と、前記第1の方向と直交する第2の方向に延在された複数のビット線と、前記複数のワード線のそれぞれと前記複数のビット線のそれぞれとが交差する部分に設けられた、ワード線をコントロール・ゲートとし、ドレインをビット線に接続された、フローティング・ゲートを有してなる電気的消去及び書込みが可能な不揮発性の複数のメモリ・セル・トランジスタとを備え、読出し時、選択されたメモリ・セル・トランジスタのドレインが接続されているビット線に高電圧側の電源電圧よりも低い正電圧を印加し、その他のビット線については電気的に開放状態とする不揮発性半導体記憶装置であって、読出し時、選択されたメモリ・セル・トランジスタについては、ソースに低電圧側の電源電圧、コントロール・ゲートに前記高電圧側の電源電圧を供給すると共に、前記選択されたメモリ・セル・トランジスタとビット線を共用している非選択のメモリ・セル・トランジスタについては、ソースに前記高電圧側の電源電圧、コントロール・ゲートに前記低電圧側の電源電圧を供給する電圧供給手段を設けていることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 309 B
, H01L 27/10 434
