特許
J-GLOBAL ID：200903082895765360
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002192
公開番号（公開出願番号）：特開平5-190775
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】本発明は、絶縁性基板等の上に形成されたバイポーラトランジスタを含む半導体装置及びその製造方法に関し、素子間分離の絶縁性の向上及び素子破壊強度の向上を図るとともに、コレクタ抵抗の低減が図れ、かつ容易に作成することができるバイポーラトランジスタを含む半導体装置及びその製造方法の提供を目的とする。【構成】絶縁性基板上に選択的に形成され、第1の一導電型領域層23b,第2の一導電型領域層23c及び第1の反対導電型領域層23aに分割されている第1の半導体層23と、第1の半導体層23の周辺部を埋める第1の絶縁体層24と、第1の反対導電型領域層23a上に形成された第2の反対導電型領域層25b及び第2の一導電型領域層23c上に形成された第3の反対導電型領域層25cに分割されている第2の半導体層25と、第3の反対導電型領域層25c上に形成された一導電型の第3の半導体層30とを含み構成する。
請求項（抜粋）：
絶縁性基板上に選択的に形成され、第1の濃度を有する第1の一導電型領域層と,前記第1の一導電型領域層の横に隣接し、前記第1の濃度よりも低濃度の第2の濃度を有する第2の一導電型領域層と,前記第2の一導電型領域層の横に隣接する第1の反対導電型領域層とに分割されている第1の半導体層と、前記第1の半導体層の周辺部を埋める、前記第1の半導体層の膜厚とほぼ等しい膜厚を有する第1の絶縁体層と、前記第1の反対導電型領域層上に形成された第3の濃度の第2の反対導電型領域層及び前記第2の一導電型領域層上に形成され、かつ前記第2の反対導電型領域層の横に隣接する前記第3の濃度よりも低濃度を有する第3の反対導電型領域層に分割されている第2の半導体層と、前記第3の反対導電型領域層上に該第3の反対導電型領域層と接して形成された一導電型の第3の半導体層と、前記第1の一導電型領域層と接続する第1の電極と、前記第2の反対導電型領域層と接続する第2の電極と、前記第3の半導体層と接続する第3の電極とを有する半導体装置。
引用特許：
前のページに戻る
