特許

J-GLOBAL ID：200903082905262612

半導体装置の製造方法及びデュアルゲート型CMOS半導体装置の製造方法

発明者： 鈴木 篤
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-028850
公開番号（公開出願番号）：特開平11-233645
出願日： 1998年02月10日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】ゲート電極に含まれた不純物の活性化処理を出来る限り低い温度で行うことを可能にする半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、(イ)ゲート絶縁膜12上に形成された半導体層13に不純物を導入し、次いで、該不純物と同じ導電形を有する不純物を該半導体層13Aにイオン注入する工程と、(ロ)該半導体層13Aをパターニングし、以て、ゲート電極14を形成する工程を備えている。

請求項（抜粋）：

(イ)ゲート絶縁膜上に形成された半導体層に不純物を導入し、次いで、該不純物と同じ導電形を有する不純物を該半導体層にイオン注入する工程と、(ロ)該半導体層をパターニングし、以て、ゲート電極を形成する工程、を備えることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/22 ,  H01L 21/265 ,  H01L 29/78

FI (4件)：

H01L 27/08 321 C ,  H01L 21/22 E ,  H01L 21/265 Z ,  H01L 29/78 301 G