特許

J-GLOBAL ID：200903082908013559

半導体装置の製造方法

発明者： 芝崎 誠男
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-174120
公開番号（公開出願番号）：特開平6-021241
出願日： 1992年07月01日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】半導体装置における配線とゲート電極、または半導体基板との接続孔部形成プロセスにおいて、配線とゲート電極、半導体基板との接続抵抗を低減し、接続孔のSiノジュールの析出しにくい半導体製造方法を提供する。【構成】接続孔部形成後にRTA(熱アニーリングを短時間で行う技術)処理を窒素雰囲気中で行い、それから、配線層を形成する。または、接続孔開口前後にRTA処理を行い、配線層を形成する。【効果】歩留まり安定、向上に大きく寄与し、信頼性も向上する。

請求項（抜粋）：

半導体装置における配線とゲート電極、または半導体基板上との接続孔部形成に関するプロセスにおいて、所望の半導体基板上に不純物を注入する工程、上記半導体基板上に絶縁膜を所望の膜厚に形成する工程、上記絶縁膜上に所望の接続孔を開口する工程、上記接続孔部形成以降に熱処理プロセスを秒オーダーで制御する技術(Rapid Themal Annealing:以下RTAとする。)を用いた熱処理(窒素雰囲気中)をすることにより拡散層の不純物を活性化させる工程、上記RTA処理後に所望の配線を形成する工程からなることを特徴とする半導体装置の製造方法。