特許
J-GLOBAL ID：200903082908783664
半導体記憶装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平7-289499
公開番号（公開出願番号）：特開平8-213489
出願日： 1988年11月09日
公開日（公表日）： 1996年08月20日
要約：
【要約】【課題】 不揮発性記憶回路を有する半導体記憶装置の情報消去効率を向上させると共に、情報書込み特性を向上させる。【解決手段】 不揮発性記憶回路を構成するメモリ素子の電界効果トランジスタのソース領域を不純物濃度を高く接合深さを深く構成し、ドレイン領域を不純物濃度を低く接合深さを浅く構成する。【効果】 ソース領域の不純物濃度を高く接合深さを深くしたことにより、トンネル電流量が増加し、情報消去効率を向上させることができる。ドレイン領域の不純物濃度を低くしたことにより、ドレイン領域近傍の電界強度を緩和し、ホットホールの発生を低減することができ、トンネル電流量を減少し、既に書込まれたメモリ素子の情報が消去されることを防止できる。ドレイン領域の接合深さを浅くしたことにより、情報書込み動作時における非選択状態のメモリセルの導通現象を防止し、リーク電流を防止して情報書込み特性を向上させることができる。
請求項（抜粋）：
主面を有する半導体基板とこの半導体基板内に形成された第1半導体領域及び第2半導体領域と、前記半導体基板内で前記第1半導体領域と第2半導体領域との間に形成されるチャネル形成領域と、このチャネル形成領域の上部に形成された第1ゲート絶縁膜と、この第1ゲート絶縁膜の上部に形成されたフローティングゲート電極と、このフローティングゲート電極の上部に形成された第2ゲート絶縁膜と、この第2ゲート絶縁膜の上部に形成されたコントロールゲート電極とからなるメモリセルを有する半導体記憶装置の製造方法において、前記フローティングゲート電極にホットキャリアを注入することで情報を記憶し、前記注入されたホットキャリアを、フローティングゲート電極から前記第1ゲート絶縁膜を通したトンネリングによって前記第1半導体領域へ放出することで情報を消去することを特徴とする半導体記憶装置の製造方法。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
