特許
J-GLOBAL ID：200903082909396389
メモリ制御装置及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉浦 正知 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-071321
公開番号（公開出願番号）：特開2003-271445
出願日： 2002年03月15日
公開日（公表日）： 2003年09月26日
要約：
【要約】【課題】 SDRAMをアクセスする際に、リードコマンドとライトコマンドとが交互に発生することがないようにして、アクセス効率を高めるようにする。【解決手段】 リクエスト保持回路11には、プロセッサ5A、5Bからのリードリクエスト或いはライトリクエストが順に保持される。リクエスト入れ替え回路12で、リードコマンド同士或いはライトコマンド同士が続くように、リクエスト保持回路12に保持されているリードリクエスト或いはライトリクエストの順番が入れ替えられる。コマンド生成回路13でメモリ(SDRAM)2をアクセスするためのコマンドが生成される。これにより、無駄なサイクルが発生することがなくなり、メモリのアクセス効率が向上する。
請求項（抜粋）：
クロックを使用してデータのリード或いはライトを行う同期型メモリを制御するメモリ制御装置であって、上記メモリに対するリードリクエスト或いはライトリクエストを保存するリクエスト保持手段と、上記リクエスト保持手段に保持されているリクエストの中から、リードリクエスト同士或いはライトリクエスト同士が連続するようにリクエストの順番を入れ替えるリクエスト入れ替え手段と、上記リクエストに応じて上記メモリをリード或いはライトするためのコマンドを生成するコマンド生成手段とを備えるようにしたメモリ制御装置。
IPC (2件)：
G06F 12/00 560
, G06F 12/00 597
G06F 12/00 560 C
, G06F 12/00 597 C
