特許
J-GLOBAL ID：200903082909418781
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-069797
公開番号（公開出願番号）：特開2001-256781
出願日： 2000年03月14日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】 アレイ電源電圧発生回路からの距離にかかわらず、センス電源線上のセンス電源電圧のレベル低下を正確に抑制する。【解決手段】 センスアンプ帯それぞれに対して、対応のセンスアンプ帯のセンスアンプ回路の動作時活性化される電源ドライバ(3a0-3an+1,3b0-3bn+1)を配置する。これらの電源ドライバは、アクティブセンス電源/制御回路(11a,11b)からの制御電圧に従って活性化時対応のセンス電源線(SPL0-SPLn+1)へ電流を供給する。センス電源線(SPL)およびアレイ電源線(APL)はメモリマット上にメッシュ状に配設されており、アクティブセンス電源/制御回路の動作時、電流供給を受ける。
請求項（抜粋）：
各々が行列状に配列される複数のメモリセルを有する複数のメモリブロックを含むメモリアレイを備え、前記複数のメモリブロックは列方向に整列して配置され、前記列方向において隣接するメモリブロックの間に少なくとも配置され、各々が活性化時対応のメモリブロックの選択メモリセルのデータの検知および増幅を行なうためのセンスアンプ回路を含む複数のセンスアンプ帯、および前記複数のメモリブロックおよび前記複数のセンスアンプ帯上にわたって延在して配設される電源線を備え、前記電源線は、各前記センスアンプ帯のセンスアンプ回路に電源電圧を供給するためのセンス電源線を含み、前記センス電源線は対応のセンスアンプ帯に行方向に沿って延在して配設されかつ互いに結合され、さらに制御電圧を発生するためのセンス電源電圧発生回路、および各前記センスアンプ帯に対応して設けられ、対応のセンスアンプ帯のセンスアンプ回路の活性化時活性化され、該対応のセンス電源線に前記制御電圧に従って電流を供給するための複数のドライブ回路を含む、半導体記憶装置。
IPC (3件)：
G11C 11/409
, G11C 11/407
, G11C 11/401
G11C 11/34 353 E
, G11C 11/34 354 F
, G11C 11/34 371 K
5B024AA04
, 5B024AA07
, 5B024BA09
, 5B024BA29
, 5B024CA07
, 5B024DA20
