特許
J-GLOBAL ID：200903082918395000
複数のLRUを使用するキャッシュ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴木 弘男
公報種別：公開公報
出願番号（国際出願番号）：特願2000-330774
公開番号（公開出願番号）：特開2001-188707
出願日： 2000年10月30日
公開日（公表日）： 2001年07月10日
要約：
【要約】 (修正有)【課題】 いくつかのホストプロセッサが他のホストプロセッサより良いキャッシュ性能を受けることができるように記憶装置に接続されたホストプロセッサシステム。【解決手段】 キャッシュメモリの第1の部分への排他的アクセスを可能とする第1の機構を提供する工程と、キャッシュメモリの第2の部分への排他的アクセスを可能とする第2の機構を提供する工程と、を有し、第1の部分への排他的アクセスは第2の部分への排他的アクセスと独立である。キャッシュメモリの第1の部分に第1のデータ構造を提供する工程と、キャッシュメモリの第2の部分に第2のデータ構造を提供する工程とを含み、第1の部分へのアクセスは第1のデータ構造へのアクセスを含み、第2の部分へのアクセスは第2の構造へのアクセスを含む。データ構造はデータのブロックの2重にリンクしたリングリストとすることができ、ディスクドライブ上のトラックに対応するものとすることができる。
請求項（抜粋）：
キャッシュメモリにデータを記憶する方法において、キャッシュメモリの第1の部分への排他的アクセスを可能とする第1の機構を提供する工程と、キャッシュメモリの第2の部分への排他的アクセスを可能とする第2の機構を提供する工程と、を有し、第1の部分への排他的アクセスは第2の部分への排他的アクセスと独立である方法。
IPC (6件)：
G06F 12/08 557
, G06F 12/08 519
, G06F 12/08 523
, G06F 12/12 557
, G06F 15/16 645
, G06F 15/177 682
G06F 12/08 557
, G06F 12/08 519 Z
, G06F 12/08 523 E
, G06F 12/12 557 Z
, G06F 15/16 645
, G06F 15/177 682 F
