特許

J-GLOBAL ID：200903082918420896

溝型半導体装置とその製造方法

発明者： 吉田 典生
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-267981
公開番号（公開出願番号）：特開平7-106560
出願日： 1993年09月29日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 ゲート長を写真製版のパターン形成の限界で規定されるパターン寸法よりも小さくする。【構成】 シリコン基板2に深さが0.5〜1.0μmの溝4が形成され、溝4の底面にはゲート酸化膜6が形成され、溝4内の対向する側壁面には絶縁物側壁8,10が形成されている。溝4内にはゲート電極として導電性物質12が埋め込まれている。絶縁物側壁8,10に隣接する基板半導体領域には不純物が導入されてソース・ドレイン領域14,16が形成されており、ソース・ドレイン領域14,16からゲート酸化膜6の下部にわたって同じ導電型の低濃度不純物拡散領域14a,16aが形成されて、LDD構造となっている。

請求項（抜粋）：

半導体基板に形成された溝内の対向する側面に絶縁物の側壁が形成され、溝の底面にはゲート酸化膜が形成され、溝内にはゲート電極となる導電性物質が埋め込まれているとともに、前記絶縁物側壁に隣接する基板半導体領域は不純物が導入されてソース・ドレイン領域となっていることを特徴とする半導体装置。