特許

J-GLOBAL ID：200903082928854410

電子線描画方法及び電子線描画装置

発明者： 吉沢 規次 ,  春日 卓
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-019413
公開番号（公開出願番号）：特開2000-223392
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 被露光レジストに導電膜などを設けなくても、チャージアップを防止でき、レジスト解像力劣化などの問題無く、チャージアップ発生に伴う影響を防止できる電子線描画方法及び電子線描画装置を提供する。【解決手段】 フォトレジストをマスクとして電子線描画によりパターニングを行う電子線描画方法において、?@レジスト表面電位によるフィールド倍率の変化量を補正する。?Aレジスト表面の蓄積電荷量と描画チップのフィールド倍率変化量との相関関係を関数化する工程(算出工程3)を有する。?Bフォトレジストをマスクとして電子線描画によりパターニングを行う電子線描画装置において、レジスト表面の蓄積電荷量と描画チップのフィールド倍率変化量との相関関係を関数化する関数化機構を有する。

請求項（抜粋）：

フォトレジストをマスクとして電子線描画によりパターニングを行う電子線描画方法において、レジスト表面電位によるフィールド倍率の変化量を補正する工程を有することを特徴とする電子線描画方法。

IPC (2件)：

H01L 21/027 ,  G03F 7/20 504

FI (3件)：

H01L 21/30 541 S ,  G03F 7/20 504 ,  H01L 21/30 541 B

Fターム (6件)：

2H097BB10 ,  2H097CA16 ,  2H097LA10 ,  5F056CC04 ,  5F056CD03 ,  5F056DA23