メモリシステム

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-231535
公開番号（公開出願番号）：特開2009-064238
出願日： 2007年09月06日
公開日（公表日）： 2009年03月26日
要約：

【課題】フラッシュメモリの寿命を拡大させるメモリシステムを提供する。【解決手段】ホストHSTよりコントローラCTLを介してフラッシュメモリFMに対して書き込み命令がなされた場合に、CTLは、当該書き込みデータをRAMに格納し(S101)、当該書き込みデータがオールゼロ(ALL 00h)か否かをオールゼロ判定部ALL0Jを用いて判定する(S104)。当該書き込みデータがオールゼロであった場合、CTLは、当該書き込み命令に伴う論理アドレスに対応したFMのブロックに対して消去コマンドを発生する(S105)。これによって、オールゼロの書き込み命令がなされたFMのブロックを消去状態(オールイチ(ALL FFh))に保てるため、このブロックを、不良ブロックの救済用や、オールゼロ以外の書き込み用で使用することができる。【選択図】図1

請求項（抜粋）：

不揮発性メモリと、ホストから命令を受けて前記不揮発性メモリを制御するコントローラとを備え、前記コントローラは、前記ホストから第1論理アドレスに対して第1レベルのデータ群の書き込みを行う第1命令を受けた際に、前記不揮発性メモリの前記第1論理アドレスに対応する記憶領域が消去状態を保てるように制御を行うことを特徴とするメモリシステム。

IPC (1件)：

G06F 12/16

FI (3件)：

G06F12/16 310A , G06F12/16 340Q , G06F12/16 320E

Fターム (9件)：

5B018GA04 , 5B018HA14 , 5B018HA23 , 5B018HA24 , 5B018LA06 , 5B018NA01 , 5B018NA06 , 5B018QA05 , 5B018QA16

引用特許：

審査官引用 (3件)

特開昭61-259352
特開昭61-259352
特開平2-103650

前のページに戻る