特許
J-GLOBAL ID：200903083005343702
半導体メモリおよび半導体メモリ管理回路
発明者：
出願人/特許権者：
代理人 (1件)：
小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-291972
公開番号（公開出願番号）：特開平7-146823
出願日： 1993年11月22日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】半導体メモリのメモリ空間を有効に使用しつつ、確実なデータ保護を図る。【構成】半導体メモリ1に論理演算回路20を設け、この半導体メモリ1に接続される外部演算回路部2に前記論理演算回路20と同様の動作を実行する論理演算回路25を設ける。これらの論理演算回路20,25が繰り返し特定の演算を実行し、これらの演算結果データを比較回路23が逐次比較する。これらが一致している間はゲート回路18が記憶データを通過させるが、比較回路23が一度不一致信号を出力するとそれ以後は記憶データを判定して誤った内容のデータを出力する。したがって、第三者が半導体メモリ1に対して異なる外部論理演算回路を接続しても正常なデータの読み出しができなくなり、前記論理演算回路25をキーとして使用することができる。
請求項（抜粋）：
アクセスに応じて内部に記憶している記憶データを出力する半導体メモリにおいて、特定演算を繰り返し実行する論理演算手段と、外部から比較対象データを逐次入力する比較対象データ入力手段と、前記論理演算手段の演算結果データと前記比較対象データとを逐次比較する比較手段と、比較手段がデータの不一致を判断したとき、前記記憶データをそのまま出力することを禁止するデータ出力禁止手段と、を備えたことを特徴とする半導体メモリ。
IPC (2件)：
G06F 12/14 320
, G06F 9/06 550
