特許

J-GLOBAL ID：200903083014696839

再構成可能な応用特定装置

発明者： ケネス オースチン
出願人/特許権者： ピルキントン ジャーマニー (ナンバー 2) リミテッド
代理人 (1件)： 浜田 治雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-029912
公開番号（公開出願番号）：特開平8-101761
出願日： 1995年02月17日
公開日（公表日）： 1996年04月16日
要約：

【要約】 (修正有)【目的】 複数個の構成の間で迅速に切り替えできる再構成可能なアーキテクチャーを提供する。【構成】 再構成可能な半導体集積回路であって、領域1が、複数のセルによって形成され、各々のセルは、少なくともいくつかの他のセルとの相互接続を有している。複数のセルは、電気的に選択可能な相互接続を有しており、またいくつかの複数のセルはプリワイヤードである相互接続を有している。各々のセルは、2以上の可能な構成を有し、それぞれの構成は、セル構成データによる他のセルとの相互接続によって定義され、更に、少なくとも2つのセル構成に関する構成データを記憶する手段と、選択されるセル構成データにより、可能なセル構成の中の1つを可能とする手段とからなる。

請求項（抜粋）：

領域(1)に複数のセル(2)が形成され、各セルは、少なくとも1つの機能及び少なくともいくつかの他の前記セル(2)との配線を有する構成可能な半導体集積回路において、少なくともいくつかの複数のセル(2)は、それらの導電状態に関して電気的に選択可能な配線(25)を有し、かつ、少なくともいくつかの複数のセル(2)は、プリワイヤードである配線(YA-YD)を有し、各セルは、2以上の可能な構成を有し、各構成は、セル機能及び/又はセル構成による他のセルとの配線によって画定され、更に、少なくとも2つのセル構成の構成データをセル毎に記憶する手段(36、38、40)と、選択されたセル構成データにより、可能なセル構成の1つを可能とするための手段(30、32、34、42、48)とからなることを特徴とする構成可能な半導体集積回路。

IPC (3件)：

G06F 7/00 ,  G06F 9/22 330 ,  H03K 19/177