特許

J-GLOBAL ID：200903083020055101

回路設計方法

発明者： 秋田 晋一 ,  大野 良一
出願人/特許権者： 新日本無線株式会社
代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-114273
公開番号（公開出願番号）：特開平6-309396
出願日： 1993年04月19日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 合成すべき回路に適合した合成方法を選択利用できるようにして回路合成の効率を上げ、且つ人が判読し易い回路が合成できるようにした回路合成方法を提供する。【構成】 繰り返し法、固定ライブラリー法、パラメータライブラリー法、および回路記述法から合成すべき回路に適合した方法を選択して特定回路を合成しレイアウトして、以後この選択、合成、レイアウトを繰り返して、回路設計を行う。

請求項（抜粋）：

操作入力部、表示部、記憶装置、および中央処理装置からなる電子計算機を使用して回路を設計する方法であって、上記記憶装置から特定の回路パターンを読み出して、又は回路パターンを表現した記述ファイルを入力し解釈させて、パラメータを指定することにより、当該回路パターンを上記パラメータに応じて変形合成してレイアウトする第1ステップ、上記記憶装置から特定の回路パターンを読み出してそのままレイアウトする第2ステップ、動作又は回路パターンを表現した記述ファイルを入力し解釈させて回路パターンを合成しレイアウトする第3ステップ、の各ステップから選択した1を使用して回路パターンの合成及びレイアウトを行って回路ブロックを構成し、得られた複数の回路ブロック間を最後に結線することを特徴とする回路設計方法。