特許
J-GLOBAL ID：200903083046402179
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-000922
公開番号（公開出願番号）：特開平6-203183
出願日： 1993年01月07日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】超低消費電力モードを、超低消費電力モード解除要求信号の入力と同時に解除が行えるようにすることにより、外部クロック入力時に発振安定時間を確保せずに超低消費電力モードを解除できるようにし、スピードを要求される制御においても超低消費電力モードを使用する事を可能とし、消費電力を押さえる事の出来るマイクロコンピュータを提供する事。【構成】2分周回路101、アンド回路100,102,201,202、インバータ103,112、RSラッチ104,105、カウンタ107、オア回路108,110,111、立ち下がりエッジ検出回路114により構成される。
請求項（抜粋）：
中央処理装置が待機状態にある時はシステムクロックの供給を停止して停止モードにするシステムクロック停止回路を備えたマイクロコンピュータにおいて、前記システムクロック停止回路は、前記停止モードを起動する起動要求信号と前記停止モードを解除する解除要求信号とが入力され、前記解除要求信号を一定時間保留する保留回路と、前記解除要求信号の入力停止を判定する入力停止判定回路と、前記保留回路の出力及び前記入力停止判定回路の出力から前記システムクロックの供給の開始タイミングを選択する選択回路とを備えていることを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 15/78 510
, G06F 1/06
