特許

J-GLOBAL ID：200903083048129453

トレリス軟判定誤り訂正回路およびトレリス変分調整方法

発明者： 小林 和正 ,  小林 希一 ,  黒田 徹 ,  高田 政幸
出願人/特許権者： 日本放送協会
代理人 (1件)： 谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-149263
公開番号（公開出願番号）：特開平9-331261
出願日： 1996年06月11日
公開日（公表日）： 1997年12月22日
要約：

【要約】【課題】 トレリス軟判定誤り訂正回路中の帰還経路をパイプライン化した場合の、信号処理に使用すべきデータ群相互のタイミングの時間的ずれを回避するための有効な補償手段を実現することで、任意段数のパイプライン化を施すことを可能にし、高速化を図ること。【解決手段】 多数決論理復号可能な符号を復号するトレリス軟判定誤り訂正回路において、トレリス計算部20にm1 =(α×m2 )クロック分、誤り判定部30にはm2 クロック分の遅延を許容するとき、誤り判定部30から出力される帰還信号300を、シンドロームレジスタ10の受信語入力端から所要段数分後方(β)に入力するとともに、帰還信号300を参照しながらトレリス計算の誤差を補償するトレリス変分調整部60を誤り判定部30内に設ける。これにより誤り判定回路に遅延を仮定しない場合に比べて最大m1 +m2 倍高速なトレリス軟判定誤り訂正回路を構成できるようにした。

請求項（抜粋）：

m(m>1)ビット幅のバイナリ信号を入力とし、符号長nなる多数決論理復号可能な符号を復号するトレリス軟判定誤り訂正回路において、受信語入力端からβ番目(β>1)のレジスタに帰還された判定結果の入力端子を持つシフトレジスタと、該シフトレジスタからトレリス計算回路へのデータ転送クロックを単位としてm1 クロック遅延して演算結果を出力するトレリス計算部と、前記シフトレジスタから前記トレリス計算回路へのデータ転送クロックを単位としてm2 クロック遅延して演算結果を出力する誤り判定部とを有することを特徴とするトレリス軟判定誤り訂正回路。

引用特許：

出願人引用 (1件)

• 誤り訂正回路
  公報種別：公開公報   出願番号：特願平5-303003   出願人：日本放送協会