特許
J-GLOBAL ID：200903083055619890
レイアウト設計方法及び装置並びにこれらを用いた半導体チップ設計装置並びに半導体チップ
発明者：
出願人/特許権者：
代理人 (1件)：
石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169958
公開番号（公開出願番号）：特開平9-022985
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：
【要約】【課題】 一の半導体チップ内に電源分離が必要な複数の回路を形成する場合に、当該回路間の間隔を必要以上に広げることなく電源分離を完全に行うことにより、半導体チップの小型化及び設計効率の向上が可能な半導体チップ及びこれを設計するためのレイアウト設計方法及び装置並びにこれらを用いた半導体チップ設計装置を提供する。【解決手段】 ロジック部1と、当該ロジック部1と電源を分離すべきマクロ部2との間の領域に、PウェルリングPR及びNウェルリングNRをマクロ部2を囲むように配置する。ロジック部1とマクロ部2に含まれる同種(P型同士又はN型同士)のウェル間の領域に、当該ウェルと異なる種類のウェルリングが配置されることから、当該ウェル同士が近接する場合でも当該ウェル間に電流が流れることがなく、ロジック部1とマクロ部2の間隔を狭めてもロジック部1とマクロ部2間の電源分離が可能となる。
請求項（抜粋）：
一の半導体チップ上に、第1電源に接続された第1不純物拡散領域と、前記第1電源から分離された第2電源に接続されるとともに、前記第1不純物拡散領域と同種の第2不純物拡散領域とを配置するためのレイアウト設計方法において、前記第1不純物拡散領域に対応する第1不純物拡散領域データと、前記第2不純物拡散領域に対応する第2不純物拡散領域データとを生成する第1不純物拡散領域データ生成工程と、前記第1不純物拡散領域と前記第2不純物拡散領域との間の領域に、前記第1不純物拡散領域又は前記第2不純物拡散領域とは異種の第3不純物拡散領域を配置するための第3不純物拡散領域データを生成する第2不純物拡散領域データ生成工程と、を備えることを特徴とするレイアウト設計方法。
IPC (4件)：
H01L 27/04
, H01L 21/822
, G06F 17/50
, H01L 27/118
H01L 27/04 A
, G06F 15/60 658 Z
, H01L 21/82 M
