特許
J-GLOBAL ID：200903083073600330
駆動回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-338611
公開番号（公開出願番号）：特開平7-202676
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 外部回路との整合が最良適正に保たれる駆動回路を実現する。【構成】 選択信号C1,C2,...によって個別に能動または非能動化する複数のトライステートバッファA1,A2,...で出力回路2を構成し、外部回路21を駆動する。テストモード時の出力回路2の入力信号Stと出力信号Soのレベルをテスト回路3で比較し、St>Soのとき、バッファ増結要求信号Saを選択回路4に出力し、選択回路4は前記選択信号C1,C2,...を出力してバッファA1,A2,...を順次的に能動化し、駆動能力を増加させる。St=Soとなればテスト回路3は増結中止信号Sbを出力する。整合を得るために必要とされたバッファAの情報は、書込み自在な不揮発性メモリ5に記憶され、再現性が確保される。
請求項（抜粋）：
外部回路が接続され、前記外部回路を駆動する駆動信号が与えられて、前記駆動信号の論理を変更することなく前記外部回路に出力する駆動回路において、個別に能動化または非能動化する複数のスイッチング素子が並列に接続されて成り、各スイッチング素子にそれぞれ前記駆動信号が与えられ、各スイッチング素子からの出力を前記外部回路に出力する出力回路と、前記出力回路における前記外部回路に対する出力の整合状況を判別し、整合に必要な前記スイッチング素子を選択するための選択情報を出力する整合判別手段と、 前記整合判別手段の出力に基づいて整合に必要な前記スイッチング素子を選択し、能動化させる選択手段と、前記選択手段の選択結果を記憶する記憶手段とを含むことを特徴とする駆動回路。
IPC (2件)：
H03K 19/0175
, H03K 17/12
