特許

J-GLOBAL ID：200903083094788666

プロセッサ

発明者： 滝口 修弘 ,  川崎 壮一 ,  山田 泰生 ,  加沼 安喜良 ,  矢口 俊行
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-281954
公開番号（公開出願番号）：特開平5-210512
出願日： 1992年10月20日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】 この発明は、割込み処理において使用できるレジスタに制限を受けることなく、多重割込みを可能にするとともに割込み処理に対する高速な応答性を達成し得るプロセッサを提供することを目的とする。【構成】 この発明は、プログラムの実行に係る特定の情報を保持する専用レジスタ(6,7,8)と、プログラムの実行に係る不特定の情報を保持する汎用レジスタ(3)と、現在使用中のバンクを示す情報を保持する第1のレジスタ(4)と、戻りバンクを示す情報を保持する第2のレジスタ(5)と、前記第2のレジスタと前記専用レジスタ及び汎用レジスタに保持されたそれぞれの情報が、外部バスを介することなく転送されるバンクを複数セット備えたバンクメモリ(2)とから構成される。

請求項（抜粋）：

プログラムの実行に係る特定の情報を保持する専用レジスタと、プログラムの実行に係る不特定の情報を保持する汎用レジスタと、現在使用中のバンクを示す情報と、戻りバンクを示す情報と、前記専用レジスタ及び汎用レジスタに保持されている情報が、外部バスを介することなく転送されるバンクを複数セット備えたバンクメモリとを有することを特徴とするプロセッサ。

IPC (2件)：

G06F 9/46 313 ,  G06F 12/06 570

引用特許：

審査官引用 (3件)

• 特開平3-075831
  
• 特開平2-014330
  
• 特開昭53-098753