特許

J-GLOBAL ID：200903083114296897

半導体集積回路

発明者： 林 直人
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-216995
公開番号（公開出願番号）：特開2003-030996
出願日： 2001年07月17日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】 ダイナミックバスの充放電の回数(電荷量)を減らすことで、消費電力の削減を可能にするとともに、電源ノイズを抑え、誤動作を起こし難いダイナミックバスを含む半導体集積回路を提供することを目的とする。【解決手段】 レジスタ20に書き込む値が、所定の条件を満たすか否かを判定してフラグを立てるオール1判定回路100と、所定の条件が満たされた場合に、ダイナミックバスを「L」レベルにディスチャージする側の値(値「1」)のビットの数が、その逆の値(値「0」)のビットの数より少なくなるように書き込む値を変更する0変換回路110と、オール1判定回路100のフラグを保有するフラグ保有部120と、レジスタから読み出されたデータについては、フラグの値を参照してデータを復元する0変換データ復元回路130とを有する。

請求項（抜粋）：

出力ポートがダイナミックバスであるレジスタに書き込む値が、所定の条件を満たすか否かを判定して上記所定の条件が満たされた場合にそのフラグを立てる判定手段と、上記所定の条件を満たす場合に、ダイナミックバスを「L」レベルにディスチャージする側の値のビットの数が、その逆の値のビットの数より少なくなるように上記書き込む値を変更してレジスタに書き込むようにする変換手段と、各レジスタに設けられた、上記判定手段のフラグを保有するフラグ保有部と、レジスタから読み出されたデータについては、フラグの値を参照してデータを復元する復元手段とを有することを特徴とする半導体集積回路。

IPC (3件)：

G11C 17/00 ,  G11C 17/12 ,  G11C 17/18

FI (3件)：

G11C 17/00 C ,  G11C 17/00 304 B ,  G11C 17/00 306 A

Fターム (5件)：

5B003AA05 ,  5B003AB02 ,  5B003AC08 ,  5B003AD02 ,  5B003AD04