特許

J-GLOBAL ID：200903083114415039

電子機器の停電回復装置

発明者： 桜井 晴夫
出願人/特許権者： 東京電気株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-209272
公開番号（公開出願番号）：特開平5-046289
出願日： 1991年08月21日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】2個の中央処理装置を使用しているものにおいて、停電復帰時に各中央処理装置の状態を停電前の状態に復帰して、安価でしかもメンテナンスをより簡単にする。【構成】時計回路18と、バッテリー15によりバックアップされ、停電時にメインCPU11の動作状態データ及び時刻データを記憶する第1のメモリ16と、停電時にサブCPU12の動作状態データを記憶する第2のメモリ26と、この第2のメモリと並列に電源に接続されたスーパーキャパシタ25とを設け、停電復帰時には、第1のメモリ16の動作状態データによりメインCPU11の復帰処理をおこない、時刻データにより停電時間を算出し、その停電時間に応じて第2のメモリ26の動作状態データによりサブCPU12の復帰処理を行う。

請求項（抜粋）：

バッテリーバックアップされた第1のメモリと、この第1のメモリに形成された各種エリアを使用する第1の中央処理手段と、この第1の中央処理手段とデータの交換が行われる第2の中央処理手段と、この第2の中央処理手段が処理を行うときに使用される各種エリアが形成された第2のメモリと、この第2のメモリの電源に並列に接続された大容量コンデンサと、バッテリーバックアップされた時計回路と、停電発生時に前記第1の中央処理手段の動作状態データを前記第1のメモリに記憶させる第1の状態記憶制御手段と、停電発生時に前記第2の中央処理手段の動作状態データを前記第2のメモリに記憶させる第2の状態記憶制御手段と、停電発生時に前記時計回路から得る時刻データを前記第1のメモリに記憶させる時刻記憶制御手段と、停電復帰時に前記第1のメモリに記憶された前記第1の中央処理手段の動作状態データに基づいて第1の中央処理手段を停電前の状態に復帰させる第1の停電復帰処理手段と、停電復帰時に前記第1のメモリに記憶された時刻データと前記時計回路から得られる時刻データに基づいて停電時間を算出する停電時間算出手段と、この停電時間算出手段により算出された停電時間が、前記第2のメモリが記憶保持できる電圧を前記大容量コンデンサが放電している有効放電時間以下か否かを判断する有効判断手段と、この有効判断手段により前記停電時間が前記有効放電時間以下と判断されたときに前記第2のメモリに記憶された第2の中央処理手段の動作状態データに基づいて第2の中央処理手段を停電前の状態に復帰させる第2の停電復帰処理手段とを設けたことを特徴とする電子機器の停電回復装置。