並列プロセッサ

発明者：
出願人/特許権者：
代理人 (1件)：堀口浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-346951
公開番号（公開出願番号）：特開2007-156557
出願日： 2005年11月30日
公開日（公表日）： 2007年06月21日
要約：

【課題】拡張命令によって複数のプロセッサを並列動作させることができる並列プロセッサの命令メモリの利用効率の向上を図る。【解決手段】分岐命令で動作モードと命令長を指定するようにして、この動作モード情報と命令長情報に基づき命令フェッチ・命令データ供給ユニット500を制御することで、コアプロセッサ200の動作時において、動作させないコプロセッサ#1(300)および又は#2(400)に無操作(NOP)命令を命令メモリ100に埋め込むことを不要とするとともに、プロセッサ1の並列動作モード時にも、並列動作させないコプロセッサ#1(300)および又は#2(400)に対するNOP命令の命令メモリ100への埋め込みを不要とし、更に拡張命令で処理に必要な範囲のコプロセッサ#1(300)および又は#2(400)の並列動作を指定可能な命令長の命令を選択出来るようにすることで命令メモリ100の利用効率を向上させる。【選択図】図1

請求項（抜粋）：

少なくとも第1および第2のプロセッサで構成され、各プロセッサで実行される命令を同一サイクルにおいて並列にパイプライン処理する並列プロセッサであって、前記第1のプロセッサに設けられる第1の命令実行部および命令フェッチ供給部と、前記第2のプロセッサに設けられる第2の命令実行部と、前記第1の命令実行部およびまたは前記第2の命令実行部で実行される命令を記憶する命令メモリとを備え、前記命令フェッチ供給部は、前記命令メモリから前記命令を読み出すためのアドレスを指定するカウンタ手段と、前記命令メモリから読み出した前記命令を保持する命令バッファ手段と、前記命令メモリの読出し動作に応じて前記第1の命令実行部および前記第2の命令実行部を動作させる第1の動作モードと、前記第2の命令実行部を動作させる第2の動作モードの制御情報を出力する動作モード制御手段と、所定ビット長のNOP命令を生成するNOP命令生成手段と、前記動作モード制御手段からの前記動作モードの制御情報に基づいて、前記第1の動作モードの場合は、前記第1の命令実行部に前記命令バッファ手段からの前記命令の一部と前記NOP命令生成手段からの前記NOP命令とからなる命令を供給するとともに、前記第2の命令実行部に前記命令の残りの一部と前記NOP命令生成手段からの前記NOP命令とからなる命令を供給し、前記第2の動作モードの場合は、前記命令バッファ手段からの前記命令の一部又は全部を前記第2の命令実行部に供給する命令供給手段とを具備することを特徴とする並列プロセッサ。

IPC (1件)：

G06F 9/38

FI (3件)：

G06F9/38 370C , G06F9/38 370A , G06F9/38 370B

Fターム (4件)：

5B013AA16 , 5B013DD01 , 5B013DD02 , 5B013DD03

引用特許：

出願人引用 (2件)

並列処理プロセッサ
公報種別：公開公報出願番号：特願平11-281957 出願人：富士通株式会社
特許第3616556号公報 (第4-11頁、図3)

前のページに戻る