特許
J-GLOBAL ID：200903083118153136
実装基板の作製方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2006-176840
公開番号（公開出願番号）：特開2008-010496
出願日： 2006年06月27日
公開日（公表日）： 2008年01月17日
要約：
【課題】高密度な素子配置が可能な実装基板の作製方法を提供する。【解決手段】絶縁樹脂基板1上にシード層7を貼り付け、シード層7上にフォトレジストパターンを形成した後、電気メッキ法により、フォトレジストパターンから露出したシード層7に銅メッキ9を行うステップと、フォトレジストバターンを除去して配線パターンを作成し、実装素子4の端子が前記配線パターンの接続端子4aと接続するステップと、配線パターンが形成された以外の絶縁樹脂基板1上に配線パターンに接触せずかつ配線パターンを取り囲むようにパターンリングされたフォトマスクを用いて、フォトレジストパターンを形成するステップと、フォトレジストパターンから露出したシード層7に銅メッキ9を行うステップと、フォトレジストを除去して配線パターンの線幅より狭い線幅の格子パターンを形成するステップとを有する。【選択図】 図1
請求項（抜粋）：
実装素子を絶縁樹脂基板上に実装する実装基板の作製方法において、
前記絶縁樹脂基板上にシード層を貼り付けるステップと、
前記シード層上にフォトレジストを塗布するステップと、
前記絶縁樹脂基板上に配線パターンが形成される以外の領域に前記配線パターンに接触せず、かつ前記配線パターンを取り囲む格子パターンが形成されるパターンを有するフォトマスクを用いて、前記シード層上にフォトレジストパターンを形成するステップと、
電気メッキ法により、前記フォトレジストパターンから露出した前記シード層上に銅メッキを行うステップと、
前記フォトレジストバターンを除去して前記配線パターン及び前記配線パターンを取り囲む前記格子パターンを形成するステップと、
前記実装素子の端子が前記配線パターンの接続端子に接続するように、前記実装素子を前記絶縁樹脂基板上に載置するステップと、
を有することを特徴とする実装基板の作製方法。
IPC (1件)：
FI (2件)：
H01L23/12 Q
, H01L23/12 F
