特許
J-GLOBAL ID：200903083130524581
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-302080
公開番号（公開出願番号）：特開2007-110047
出願日： 2005年10月17日
公開日（公表日）： 2007年04月26日
要約：
【課題】トレンチ構造のパワーMOSFETの電気的特性を向上させることのできる技術を提供する。【解決手段】半導体基板1を回転させながら、エピタキシャル層2の表面の法線から所定の角度を持って斜め方向からエピタキシャル層2に不純物をイオン注入して、ゲート溝5の側壁のエピタキシャル層2に所望する不純物濃度分布を有する第2チャネル領域9を形成し、その後、ゲート溝5の内部表面にゲート絶縁膜を形成し、さらにゲート溝5の内部に導電膜を埋め込み、その導電膜からなるゲート電極を形成する。【選択図】図3
請求項（抜粋）：
以下の工程を有する半導体装置の製造方法;
(a)第1導電型の半導体基板の表面に第1導電型のエピタキシャル層を形成する工程と、
(b)前記エピタキシャル層に前記第1導電型とは異なる第2導電型の不純物をイオン注入して、第1チャネル領域を形成する工程と、
(c)前記エピタキシャル層に前記第1チャネル領域を突き抜けてゲート溝を形成する工程と、
(d)前記エピタキシャル層の表面の前記ゲート溝の周囲に、第1導電型の不純物をイオン注入して、ソース領域を形成する工程と、
(e)前記半導体基板を回転させながら、前記エピタキシャル層の表面の法線から所定の角度を持って斜め方向から前記ゲート溝の側壁の前記エピタキシャル層に不純物をイオン注入して、第2チャネル領域を形成する工程と、
(f)前記工程(e)の後、前記ゲート溝の内部表面にゲート絶縁膜を形成する工程と、
(g)前記工程(f)の後、前記ゲート溝の内部に導電膜を埋め込み、前記導電膜からなるゲート電極を形成する工程と、
(h)前記工程(g)の後、前記エピタキシャル層上に層間絶縁膜を形成し、前記層間絶縁膜に前記ソース領域および前記ゲート電極に達する接続孔を形成する工程と、
(i)前記接続孔を通して前記ソース領域および前記ゲート電極に電気的に接続する配線を形成する工程と、
(j)前記配線を覆うパッシベーション膜を形成する工程と、
(k)前記半導体基板の裏面を研削して、前記半導体基板を所定の厚さとした後、前記半導体基板の裏面に裏面電極を形成する工程。
IPC (2件)：
FI (3件)：
H01L29/78 652E
, H01L29/78 653A
, H01L29/78 658A
