特許

J-GLOBAL ID：200903083146426873

ディ・エンファシス回路

発明者： 御手洗 省三 ,  清水 宏文
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 国則
公報種別：公開公報
出願番号（国際出願番号）：特願平4-072265
公開番号（公開出願番号）：特開平5-235675
出願日： 1992年02月20日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 IC化が容易で、しかも素子バラツキの外部からの調整が可能なディ・エンファシス回路を提供する。【構成】 IC化が可能なアクティブ・フィルタにてラグリード特性を有するLPF10およびHPF20を構成し、その組み合わせによりディ・エンファシス回路を構成するとともに、LPF10およびHPF20をラグリード化するための抵抗を電圧入力・電流出力型オペアンプ13,21にて構成する。

請求項（抜粋）：

所定のラグリード特性を有するアクティブ・フィルタにて構成されたローパスフィルタと、前記ローパスフィルタのカットオフ周波数近傍の特性を補正する補正回路とを具備したことを特徴とするディ・エンファシス回路。

IPC (2件)：

H03G 9/20 ,  H03H 11/04

引用特許：

審査官引用 (3件)

• 特開昭58-129812
  
• 特開平3-034716
  
• 特開平3-247009