特許
J-GLOBAL ID：200903083151986445
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
宇井 正一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-057381
公開番号（公開出願番号）：特開平6-275083
出願日： 1993年03月17日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 本発明は過剰消去対策のためソース選択トランジスタを設けた不揮発性半導体記憶装置に関し、その小型化及び低コスト化を図ることを目的とする。【構成】 格子状に配置された複数の第一行線2A、2B、...及び複数の第一列線3A、3B、...と、複数の第二行線4A、4B、...と、制御電極が第一行線に接続され第一電極が第二行線に接続され第二電極が第一列線に接続された複数の不揮発性記憶素子1AA、1AB、...とを備える不揮発性半導体記憶装置において、第一列線に平行に配置された一本又は複数本の第二列線5と、第二列線5と第一行線の交点に対応して配置された複数の能動素子6A、6B、...とを備え、読出時には選択した素子の第二電極に第一電極より高い電圧を、書込時には第一電極に第二電極より高い電圧を、消去時には第二電極に第一電極より高い電圧印加するように構成する。
請求項（抜粋）：
格子状に配置された複数の第一行線(2A、2B、...)及び複数の第一列線(3A、3B、...)と、該第一行線に平行に配置された複数の第二行線(4A、4B、...)と、前記第一行線と第一列線の交点に対応して配置され、制御電極が前記第一行線に接続され、第一電極が前記第二行線に接続され、第二電極が前記第一列線に接続された複数の不揮発性記憶素子(1AA、1AB、1AC、...、1BA...)とを備える不揮発性半導体記憶装置において、前記第一列線(3A、3B、...)に平行に配置された一本又は複数本の第二列線(5)と、該第二列線(5)と前記第一行線(2A、2B、...)の交点に対応して配置され、制御電極が前記第一行線に接続され、第一電極が前記第二列線(5)に接続され、第二電極が前記第二行線に接続された複数の能動素子(6A、6B、...)とを備え、読出時には、選択する記憶素子が接続される第一行線に第三電圧(5V)を、それ以外の第一行線に第一電圧(0V)を、選択する記憶素子が接続される第一列線に第二電圧(1V)を、それ以外の第一列線に前記第一電圧(0V)を、前記第二列線(5)に第一電圧をそれぞれ印加し、書き込み時には、選択する記憶素子が接続される第一行線に第五電圧(12V)を、それ以外の第一行線に前記第一電圧(0V)を、選択する記憶素子が接続される第一列線に前記第一電圧(0V)を、前記第二列線(5)に第四電圧(6V)をそれぞれ印加し、前記選択する記憶素子が接続される第一列線以外の第一列線を開放し、消去時には、前記第一行線に前記能動素子(6A、6B、...)を非動作状態にする第七電圧を、前記第一列線に消去電圧である第六電圧をそれぞれ印加することを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
G11C 16/02
, G11C 16/04
, G11C 16/06
, H01L 27/115
G11C 17/00 307 D
, G11C 17/00 309 C
, H01L 27/10 434
