特許

J-GLOBAL ID：200903083165501711

CMOS基準電圧回路

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2001-064287
公開番号（公開出願番号）：特開2002-270768
出願日： 2001年03月08日
公開日（公表日）： 2002年09月20日
要約：

【要約】【目的】半導体集積回路上に形成され、温度特性を持たない基準電圧を出力するCMOS基準電圧回路の提供。【構成】それぞれが接地されて電流比が一定の2つの定電流で駆動され、ダイオード接続された第1、第2のトランジスタ(あるいはダイオード)と、第1、または第2のトランジスタからの出力電圧に前記第1のトランジスタと第2のトランジスタの2つの出力電圧の差電圧を一定倍に増幅し加算する手段を有する基準電圧回路において、前記増幅し加算する手段が、2つのOTA11、12とカレントミラー回路13から構成され、第1のOTA11は差電圧を入力し、第2のOTA12は第1または第2のトランジスタからの出力電圧が逆相入力端子に印加され、正相入力端子は出力端子に接続され第1のOTA11の出力電流に比例する電流で駆動され、第2のOTA12の出力端子電圧を出力電圧する。

請求項（抜粋）：

それぞれが接地されて電流比が一定の2つの定電流で駆動される、第1、第2のダイオード接続されたトランジスタと、前記第1又は第2のダイオード接続されたトランジスタからの出力電圧に、前記第1及び第2のダイオード接続されたトランジスタの出力電圧の差電圧を、一定倍に増幅し加算する手段と、を有する基準電圧回路において、前記増幅し加算する手段が、第1、及び第2のオペレーショナルトランスコンダクタンスアンプ(「OTA」という)と、カレントミラー回路と、を備え、前記第1のOTAは、前記差電圧を入力し、前記第2のOTAは、前記第1又は第2のダイオード接続されたトランジスタからの出力電圧が正相入力端子に印加され、逆相入力端子は出力端子に接続されて前記第1のOTAの出力電流に比例する電流で駆動され、前記第2のOTAの出力端子電圧を出力電圧とする、ことを特徴とするCMOS基準電圧回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  G05F 3/26

FI (2件)：

G05F 3/26 ,  H01L 27/04 B

Fターム (17件)：

5F038AV05 ,  5F038AV06 ,  5F038BB04 ,  5F038BB10 ,  5F038DF01 ,  5F038EZ20 ,  5H420NA13 ,  5H420NA15 ,  5H420NA17 ,  5H420NB02 ,  5H420NB16 ,  5H420NC02 ,  5H420NC03 ,  5H420NC12 ,  5H420NC18 ,  5H420NC22 ,  5H420NC32