特許
J-GLOBAL ID:200903083171161353
薄膜SOI装置
発明者:
出願人/特許権者:
代理人 (1件):
杉村 暁秀 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-337036
公開番号(公開出願番号):特開平5-259456
出願日: 1992年12月17日
公開日(公表日): 1993年10月08日
要約:
【要約】 (修正有)【目的】 外部電界から生じる問題を受けず、且つ高耐圧で低いオン抵抗を有するSOI装置を提供することを目的とする。【構成】 本発明はSOI型の高電圧薄膜トランジスタを作るための構造と方法との改善を伴っている。特に、本発明は、外部電界からドリフト領域を遮蔽し且つオン状態抵抗を低減するように、ゲート電極7が線型なドーピング形態4上に延在して形成されている、この改善された構造を作るための構造と技術とを述べている。
請求項(抜粋):
埋め込み酸化物層と、前記埋め込み酸化物層上の横方向に実質的に線型なドーピング領域を有する珪素の薄層と、前記珪素の薄層上の上部酸化物層と、前記薄層の一端におけるゲート領域と、前記薄層の対向端におけるドレイン領域、及び前記ゲート領域から横方向に分離されたソース領域を具えている薄膜SOI装置において、前記ゲート領域がゲート電極を含んでおり且つ電界板が前記横方向に線型なドーピング領域上に前記ゲート領域から延在していることを特徴とする薄膜SOI装置。
IPC (2件):
H01L 29/784
, H01L 21/336
FI (3件):
H01L 29/78 311 G
, H01L 29/78 311 X
, H01L 29/78 311 Y
引用特許:
審査官引用 (3件)
-
特開昭63-168051
-
特開昭63-133572
-
特開昭61-084830
前のページに戻る