特許

J-GLOBAL ID：200903083192242680

半導体装置の製造方法

発明者： 杉原 浩平 ,  佐山 弘和
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-058852
公開番号（公開出願番号）：特開2003-258248
出願日： 2002年03月05日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】 ゲート電極とソースドレイン領域の表面荒れを防止する。【解決手段】 一旦ダミーサイドウォール22を形成し、ソースドレイン領域23を形成した後、ダミーサイドウォール22を除去してソースドレイン領域23を拡張する場合に、ゲート電極21やソースドレイン領域23の主面に保護酸化膜38を形成してからダミーサイドウォール22を除去する。従来のようなゲート電極の上面と不純物領域のダミーサイドウォール除去に伴う表面荒れを効率よく防止することができる。

請求項（抜粋）：

半導体基板の主面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体基板上に設けられたゲート電極とを形成するゲート電極形成工程と、前記ゲート電極及び前記ゲート絶縁膜の側面と、前記側面から前記ゲート電極の側方へと広がる前記主面の一定領域とを覆うダミーサイドウォールを形成するダミーサイドウォール工程と、前記ダミーサイドウォール及び前記ゲート電極をマスクとして前記主面に対して不純物を導入して不純物領域を形成する不純物領域形成工程と、前記不純物領域形成工程の前後いずれかにおいて、前記ダミーサイドウォールをマスクとして前記ゲート電極と前記主面の上面に保護酸化膜を形成する保護酸化工程と、前記保護酸化工程の後に、前記ダミーサイドウォールの厚さを減少させるダミーサイドウォール加工工程と、前記ダミーサイドウォール加工工程で残されたダミーサイドウォール及び前記ゲート電極をマスクとして、前記不純物領域を前記ゲート絶縁膜の下側の一部に潜り込むよう拡張する不純物領域拡張工程とを備える半導体装置の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 S ,  H01L 29/78 301 L

Fターム (48件)：

5F140AA00 ,  5F140AA06 ,  5F140AA21 ,  5F140AA24 ,  5F140AB03 ,  5F140BD05 ,  5F140BD09 ,  5F140BF01 ,  5F140BF03 ,  5F140BF04 ,  5F140BF11 ,  5F140BF14 ,  5F140BF38 ,  5F140BF42 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG20 ,  5F140BG26 ,  5F140BG29 ,  5F140BG32 ,  5F140BG38 ,  5F140BG43 ,  5F140BG44 ,  5F140BG53 ,  5F140BG54 ,  5F140BG56 ,  5F140BH06 ,  5F140BH14 ,  5F140BH15 ,  5F140BH22 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK03 ,  5F140BK08 ,  5F140BK13 ,  5F140BK16 ,  5F140BK18 ,  5F140BK20 ,  5F140BK21 ,  5F140BK22 ,  5F140BK29 ,  5F140BK34 ,  5F140CB01 ,  5F140CB04 ,  5F140CF00 ,  5F140CF03 ,  5F140CF07