特許
J-GLOBAL ID：200903083199524737
半導体集積回路の配線方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-105782
公開番号（公開出願番号）：特開平6-318640
出願日： 1993年05月07日
公開日（公表日）： 1994年11月15日
要約：
【要約】【目的】マクロブロックを接続して設計される半導体集積回路において、マクロブロックの接続配線に余分なものが生じるのを防ぐ。【構成】マクロブロックA〜I内の配線間隔を、その配線間にビアホール11を設けられる距離に設定することによって、マクロブロック上を、マクロブロック間接続用の配線が通過できる様にする。これによって余分な配線がなくなり、動作速度,チップサイズの肥大化を防止する。
請求項（抜粋）：
マクロブロックを用いて設計される半導体集積回路の配線方法において、前記マクロブロック内の配線間隔を、前記配線の間にビアホールを設けることができる距離に設定することを特徴とする半導体集積回路の配線方法。
FI (2件)：
H01L 21/82 W
, H01L 21/82 B
