特許

J-GLOBAL ID：200903083251628791

アドレス変換履歴テーブルを用いたメモリアクセス装置及び方法

発明者： 鵜飼 昌樹 ,  井上 愛一郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 大菅 義之 (外1名)
公報種別：再公表公報
出願番号（国際出願番号）：JP1999006910
公開番号（公開出願番号）：WO2001-042927
出願日： 1999年12月09日
公開日（公表日）： 2001年06月14日
要約：

【要約】オペランドアクセスにおいて、ベースレジスタ値、インデックスレジスタ値、及び変位値が与えられた場合、これらを演算器に入力し、正しく計算された論理アドレスを得ると共に、論理アドレス予測部において、論理アドレスを予測し、これに基づいて、アブソリュートアドレスヒストリテーブルを用いて、絶対アドレスを予測する。そして、絶対アドレスベースのキャッシュメモリLBSに予測した絶対アドレスを用いてアクセスし、キャッシュデータを得る。一方で、演算器により、正しく計算された論理アドレスからTLBを用いて、正しい絶対アドレスを求め、予測絶対アドレスと一致検出を行うことにより、LBSから読み出したキャッシュデータの結果保証を行う。命令フェッチの場合にも、論理アドレスの計算を行わない他は、同様な処理を行う。

請求項（抜粋）：

論理アドレスの少なくとも部分ビット列と、該論理アドレスの部分ビット列に対応する絶対アドレスのうち、絶対アドレスベースのメモリの索引キーとして必要なビットとを、対にして記憶するアドレスヒストリテーブル手段と、 メモリアクセスする場合にレジスタファイルを参照し、該レジスタファイルのレジスタ番号に対応する値を読み出し、該値を論理アドレスとして、該論理アドレスの部分集合を用いて、該アドレスヒストリテーブル手段を索引する手段と、 該アドレスヒストリテーブル手段を索引する事によって得られた予測絶対アドレスを用いてメモリアクセスを行う手段と、 該論理アドレスから正しい絶対アドレスを取得するTLB手段と、 該予測絶対アドレスと該正しい絶対アドレスとの一致検出を行うことにより、該予測絶対アドレスを用いて行われるメモリアクセスの結果保証を行う手段と、を備えることを特徴とする装置。

IPC (6件)：

G06F 12/08 525 ,  G06F 12/08 507 ,  G06F 9/355 ,  G06F 9/38 310 ,  G06F 12/10 501 ,  G06F 12/10 505

FI (6件)：

G06F 12/08 525 E ,  G06F 12/08 507 J ,  G06F 9/38 310 B ,  G06F 12/10 501 Z ,  G06F 12/10 505 Z ,  G06F 9/36 320