特許

J-GLOBAL ID：200903083270786799

半導体装置の製造方法

発明者： 布施 マリオ ,  広田 匡紀 ,  曳地 丈人
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 阪本 清孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-053206
公開番号（公開出願番号）：特開平6-244209
出願日： 1993年02月19日
公開日（公表日）： 1994年09月02日
要約：

【要約】【目的】 半導体装置の製造方法において、水素化処理に要する時間の短縮化を図る。【構成】 絶縁基板1上に、ポリシリコンから成る島状半導体層2,ゲート絶縁層3,ゲート電極膜4の堆積及びパターニングによるゲート電極5を順次形成し、前記島状半導体層2にソース電極6及びドレイン電極7を形成する半導体装置の製造方法において、前記ゲート電極膜4の堆積を水素を含有する雰囲気で行ない、その後、ゲート電極膜4及びゲート絶縁層3及び島状半導体層2中に取り込まれた水素原子を拡散させる熱処理を施すことにより、島状半導体層2のSiダングリング・ボンドを終端する。

請求項（抜粋）：

絶縁基板上に、ポリシリコンから成る島状半導体層,ゲート絶縁層,ゲート電極膜の堆積及びパターニングによるゲート電極を順次形成し、前記島状半導体層にソース電極及びドレイン電極を形成する半導体装置の製造方法において、前記ゲート電極膜の堆積を水素を含有する雰囲気で行なう工程と、前記工程によりゲート絶縁膜及びゲート電極膜及び島状半導体層中に取り込まれた水素原子を拡散させる熱処理工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/324

FI (2件)：

H01L 29/78 311 Y ,  H01L 29/78 311 G

引用特許：

審査官引用 (1件)

• 特開平4-236462