特許

J-GLOBAL ID：200903083281083170

半導体集積回路装置

発明者： 若原 ▲祥▼史
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-274396
公開番号（公開出願番号）：特開2002-083972
出願日： 2000年09月11日
公開日（公表日）： 2002年03月22日
要約：

【要約】【課題】 いわゆるSOI基板主表面にMISFETが形成された半導体集積回路装置に関し、その製造が容易で、基板電位を安定させることができる技術を提供する。【解決手段】 SOI基板主表面にMISFETが形成された半導体集積回路装置のシリコン薄膜(3)を、MISFETのソース・ドレイン(4、5)端部から延在する空乏層(9)に接する中性領域(10)が生ずるよう形成し、さらに、このシリコン膜(3)中の前記MISFETのソース・ドレイン(4、5)に電界をかけた場合に反転層が形成される領域と前記中性領域(10)との間に、MISFETのゲート電極に対向するよう絶縁層(8)を形成する。

請求項（抜粋）：

絶縁膜上に形成されたシリコン膜の主表面にMISFETが形成された半導体集積回路装置であって、(a)前記MISFETは、前記シリコン膜中に形成されたソースおよびドレインと、このソースおよびドレイン間上にゲート絶縁膜を介し形成されたゲート電極とを有し、(b)前記シリコン膜は、前記ソースおよびドレインと、このソースおよびドレイン端部から延在する空乏層と、この空乏層に接する中性領域とを有し、(c)前記シリコン膜中には、前記ゲート電極に電界をかけた場合に反転層が形成される領域と前記中性領域との間に、前記ゲート電極に対向するよう形成された絶縁層を有すること、を特徴とする半導体集積回路装置。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 618 Z ,  H01L 29/78 626 B

Fターム (22件)：

5F110AA15 ,  5F110AA16 ,  5F110CC02 ,  5F110DD13 ,  5F110EE04 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG25 ,  5F110GG39 ,  5F110HJ13 ,  5F110HK05 ,  5F110HK09 ,  5F110HK34 ,  5F110HK40 ,  5F110HM15 ,  5F110NN62 ,  5F110QQ17