特許
J-GLOBAL ID:200903083284686649
半導体集積回路装置
発明者:
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-007743
公開番号(公開出願番号):特開2000-209084
出願日: 1999年01月14日
公開日(公表日): 2000年07月28日
要約:
【要約】【課題】 CMOSドライバのスイッチ動作時に2つのトランジスタが同時にオンすることを確実に防止し、短絡電流を大幅に低減させる。【解決手段】 半導体集積回路装置に設けられたドライバ1は、ドライバ制御部7と、ドライバ部8とによって構成されている。ドライバ制御部7の電源6は、所定の電圧Veを発生し、ドライバ1に入力信号Vinが入力されると、ドライバ部8のトランジスタ4,5のいずれか一方が電圧Ve分だけ遅れてONすることになり、トランジスタ4,5の同時ONを防止し、ドライバ部8に発生する貫通電流の発生を抑制し、貫通電流を低減することができる。
請求項(抜粋):
PチャネルMISトランジスタと、NチャネルMISトランジスタとが直列接続されたインバータ構成からなるドライバ部と、入力信号に基づいて、前記PチャネルMISトランジスタと前記NチャネルMISトランジスタとを個別に動作させるドライバ制御部とよりなるドライバを設けたことを特徴とする半導体集積回路装置。
IPC (3件):
H03K 19/0175
, H03K 17/16
, H03K 17/687
FI (3件):
H03K 19/00 101 F
, H03K 17/16 L
, H03K 17/687 F
Fターム (28件):
5J055AX27
, 5J055AX55
, 5J055AX64
, 5J055BX16
, 5J055CX24
, 5J055DX22
, 5J055DX56
, 5J055DX72
, 5J055DX83
, 5J055EX07
, 5J055EX21
, 5J055EY01
, 5J055EY12
, 5J055EY21
, 5J055EZ07
, 5J055FX12
, 5J055FX17
, 5J055FX35
, 5J055GX01
, 5J056AA05
, 5J056BB19
, 5J056DD13
, 5J056DD28
, 5J056DD55
, 5J056EE03
, 5J056EE07
, 5J056FF08
, 5J056GG04
前のページに戻る