特許
J-GLOBAL ID：200903083300368482
出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平9-301634
公開番号（公開出願番号）：特開平11-136108
出願日： 1997年11月04日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 スイッチング動作時に発生するノイズが小さく、信号変化が速く耐ノイズ性に優れる出力回路を提供する。【解決手段】 出力部のPチャンネルMOSトランジスタをP1、P2及びP3の複数の出力トランジスタに分割し、電源端子(VDD2)と出力端子OUTの間に並列に接続し、それぞれのゲート信号にレベルシフト回路4、5及び6を付加して出力バッファ回路を構成する。遅延回路8、9を用いて、スイッチング動作の初期にはP1のみをオンし、スイッチング動作の終期にはP2で補助し、スイッチング動作時以外の定常動作時にはゲート幅の大きなトランジスタP1を更にオンすることで信号のノイズ耐性を高める。
請求項（抜粋）：
第1の電源と出力端子との間に接続され、入力信号に応答してオンする第1の第1導電型トランジスタと、該第1の第1導電型トランジスタに並列に接続され、入力信号から第1の所定時間経過後に発生する第1の遅延信号に応答してオンする第2の第1導電型トランジスタと、第2の電源と前記出力端子との間に接続され、前記入力信号から所定の遅延時間経過後に発生する入力信号の反転信号に応答してオンする第2導電型トランジスタとを備えることを特徴とする出力回路。
IPC (2件)：
FI (2件)：
H03K 17/16 H
, H03K 17/687 H
