特許

J-GLOBAL ID：200903083303945600

半導体集積回路装置

発明者： 久留島 洋一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-196091
公開番号（公開出願番号）：特開平7-050392
出願日： 1993年08月06日
公開日（公表日）： 1995年02月21日
要約：

【要約】【目的】 動作電位の異なるPMOS間の素子分離領域の占有面積を増大させることなく、異なる電源電位で動作可能な複数のPMOSを有してなる半導体集積回路装置を提供する。【構成】 3Vで動作するインバータ1と5Vで動作するインバータ2とが設けられている場合、インバータ1におけるPMOS10の基板とインバータ2におけるPMOS20の基板を電位VCC2(5V)の電源に接続し、PMOS10の基板電位VBB1及びPMOS20の基板電位VBB2を何れも5Vとする。【効果】 動作電位の異なるPMOSが同一LSI内に混在する場合に、広大な素子分離領域を設けなくてもラッチアップ現象が起こるのを防ぐことができ、高集積化を図ることができる。また、セミカスタムLSIの場合には、単一電源の場合と多電源の場合とで配線パターンを変更するだけで何れにも対応可能であるため、極めて有効である。

請求項（抜粋）：

異なる電源電位で動作可能な複数のPMOSトランジスタを有し、それらPMOSトランジスタにおける各基板電位を前記異なる電源電位のうちの最も高い電位と同じになるようにしたことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/118

FI (2件)：

H01L 27/04 D ,  H01L 21/82 M