特許

J-GLOBAL ID：200903083312457197

微細パターン形成方法及びそれを利用した電子装置の製造方法

発明者： 波頭 経裕
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-266398
公開番号（公開出願番号）：特開平11-112045
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 幅0.1μm以下の微細パターンの形成に適した微細パターンの形成方法を提供する。【解決手段】 主表面を有する基板上に第1のレジスト膜を形成する。第1のレジスト膜を部分的に露光し、現像して微細パターンの開口を形成する。開口内を埋め込み、かつ第1のレジスト膜を覆うように第2のレジスト膜を形成する。第2のレジスト膜は、この膜に対して第1のレジスト膜を選択的に除去可能なレジスト材料により形成されている。開口内にのみ第2のレジスト膜の一部を残し、他の領域の第2のレジスト膜を除去する。開口内に残った第2のレジスト膜に対して第1のレジスト膜を選択的に除去し、開口内に残った第2のレジスト膜からなるレジストパターンを残す。レジストパターンをエッチングマスクとし、基板の表面層を部分的にエッチングする。

請求項（抜粋）：

主表面を有する基板上に第1のレジスト膜を形成する工程と、前記第1のレジスト膜を部分的に露光し、現像して微細パターンの開口を形成する工程と、前記開口内を埋め込み、かつ前記第1のレジスト膜を覆うように第2のレジスト膜を形成する工程であって、該第2のレジスト膜に対して前記第1のレジスト膜を選択的に除去可能なレジスト材料からなる第2のレジスト膜を形成する工程と、前記開口内にのみ前記第2のレジスト膜の一部を残し、他の領域の前記第2のレジスト膜を除去する工程と、前記開口内に残った第2のレジスト膜に対して前記第1のレジスト膜を選択的に除去し、前記開口内に残った第2のレジスト膜からなるレジストパターンを残す工程と、前記レジストパターンをエッチングマスクとし、前記基板の表面層を部分的にエッチングする工程とを有する微細パターンの形成方法。

IPC (3件)：

H01L 39/24 ZAA ,  H01L 21/027 ,  H01L 39/22 ZAA

FI (4件)：

H01L 39/24 ZAA J ,  H01L 39/22 ZAA G ,  H01L 21/30 541 Z ,  H01L 21/30 573