特許
J-GLOBAL ID：200903083321358312
半導体装置及びその製造方法
発明者：
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-040114
公開番号（公開出願番号）：特開平7-249766
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】絶縁ゲート型半導体素子の製作方法に関し、サイドウォールをスループット良く形成することができ、しかも、サイドウォールの幅の制御性を良くすること。【構成】ゲート電極の両側に形成するサイドウォールとして、電着法によるレジストを用いることを含む。
請求項（抜粋）：
半導体層(1)の上に絶縁膜(3)を介してゲート電極(4)を形成する工程と、レジスト含有電着液に前記ゲート電極(4)を浸漬し、かつ前記ゲート電極(4)に電圧を印加することにより、前記ゲート電極(4)の表面にレジスト膜(5)を形成する工程と、前記ゲート電極(4)及び前記レジスト膜(5)をマスクにして前記半導体層(1)に不純物を導入する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 29/78
, H01L 21/336
, H01L 21/266
, H01L 21/265
H01L 29/78 301 L
, H01L 21/265 M
, H01L 21/265 G
