特許

J-GLOBAL ID：200903083329778027

半導体装置

発明者： 宮下 幸司
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096591
公開番号（公開出願番号）：特開平5-299589
出願日： 1992年04月16日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】半導体装置内で長い配線パターンを使用する個所において、インダクタンスによるMOSFETのゲート酸化膜破壊を防止する。【構成】長い配線パターンを使用する個所において、次段のMOSFETの入力付近に保護回路(ダイオード、MOSFET)を挿入する。あるいは、保護同一配線内でn個に分割して挿入する。【効果】MOSFETのゲート酸化膜破壊を防止する事が可能であり、半導体装置の歩留まりの低下を防止する事が可能である。

請求項（抜粋）：

半導体装置内における駆動回路と前記駆動回路の次段に接続されるMOSFET1のゲートが、長い配線を介して接続されるパターンを有する半導体装置において、前記MOSFET1の入力付近にダイオードもしくはMOSFETを介して電源に接続する回路を有する事を特徴とする半導体装置。