特許
J-GLOBAL ID:200903083353129773
半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-343759
公開番号(公開出願番号):特開平9-180457
出願日: 1995年12月28日
公開日(公表日): 1997年07月11日
要約:
【要約】【課題】 電源電圧の安定性が高い半導体記憶装置を得る。【解決手段】 センスイネーブル信号発生回路13に基づいて生成されたイネーブル信号N1,N2をトランスファーゲート31を介してビット線対10が接続されたセンスアンプ14のイネーブル入力に入力する。さらに、トランスファーゲート31の出力は、ゲート電極が電源に接続されたプルダウントランジスタ34を介してグランドに接続されている。制御回路32は、トランスファーゲート31をタイミングをずらして順次オンにして最終的に全てのトランスファーゲート31をオンにする。従って、それぞれのセンスアンプ14が動作を開始するタイミングをずらして、全てのセンスアンプ14が同時に動作を開始することを防ぐことで、センスアンプ14の動作開始時における電源ラインのノイズの大きさは増大せず、電源ラインの安定性が高くなる。
請求項(抜粋):
それぞれイネーブル入力を有し、複数のビット線にそれぞれ接続される複数のセンスアンプと、出力が前記センスアンプの前記イネーブル入力に接続され、入力に前記センスアンプの動作・非動作を選択するためのイネーブル信号を受けるトランスファーゲートと、前記トランスファーゲートのオン・オフを制御するための制御回路と、を備えた半導体記憶装置。
前のページに戻る