特許

J-GLOBAL ID：200903083362602163

半導体装置

発明者： 田中 昭生
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平10-284464
公開番号（公開出願番号）：特開2000-114467
出願日： 1998年10月06日
公開日（公表日）： 2000年04月21日
要約：

【要約】 (修正有)【課題】 大きなバイアス成分を持ち、しかもそのバイアス成分が大きなばらつきを持ち、そのバイアス成分上の微弱な信号成分を検出する半導体装置において、バイアス成分やそのばらつきの補正を安定かつ低ノイズで行い、信号増幅や信号処理を円滑に行うことができるようにする。【解決手段】 測定抵抗群(ボロメータ104)に接続されかつ抵抗温度係数が測定抵抗(ボロメータ104)に等しい基準抵抗(基準抵抗回路102)を備えた第1のバイアス回路120と、キャンセル抵抗106に接続されかつ抵抗温度係数がキャンセル抵抗106に等しい基準抵抗(基準抵抗回路112)を備えた第2のバイアス回路121と、補正抵抗群(FPN補正回路108)に接続されかつ抵抗温度係数が補正抵抗(FPN補正回路108)に等しい基準抵抗(基準抵抗回路115)を備えた第3のバイアス回路122とをさらに備える。

請求項（抜粋）：

物理量を抵抗値に変換する少なくとも1個以上の測定抵抗体からなる測定抵抗群と、前記各測定抵抗体に接続されかつ所望の測定抵抗体を導通可能とするスイッチ手段と、前記測定抵抗群に接続されかつ前記測定抵抗群にバイアス電流を印加するとともに前記測定抵抗群に流れる電流を積分して蓄積する積分回路と、前記測定抵抗群に接続され前記測定抵抗群に流れるバイアス電流をキャンセルするキャンセル抵抗と、前記測定抵抗群に接続されかつ前記各測定抵抗体の抵抗値のばらつきを補正するための複数の補正抵抗からなる補正抵抗群と、からなる読み出し回路を備え、前記積分回路に蓄積された電流に基づいて前記測定抵抗群の抵抗値の変化を検出して前記物理量を間接的に測定するようにした半導体装置において、前記測定抵抗群に接続されかつ抵抗温度係数が前記測定抵抗に等しい基準抵抗を備えた第1のバイアス回路と、前記キャンセル抵抗に接続されかつ抵抗温度係数が前記キャンセル抵抗に等しい基準抵抗を備えた第2のバイアス回路と、前記補正抵抗群に接続されかつ抵抗温度係数が前記補正抵抗に等しい基準抵抗を備えた第3のバイアス回路とをさらに備え、前記第1のバイアス回路は、その出力電圧を前記測定抵抗群に印加する手段であり、前記第2のバイアス回路は、その出力電圧を前記キャンセル抵抗に印加する手段であり、前記第3のバイアス回路は、その出力電圧を前記補正抵抗群に印加する手段であることを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  G01J 5/02 ,  G01J 5/24

FI (3件)：

H01L 27/04 F ,  G01J 5/02 B ,  G01J 5/24

Fターム (16件)：

2G066BA09 ,  2G066BA44 ,  2G066BB07 ,  2G066BB11 ,  2G066BC02 ,  2G066BC04 ,  2G066BC07 ,  2G066BC11 ,  2G066CB03 ,  5F038AR01 ,  5F038AR21 ,  5F038AZ07 ,  5F038AZ08 ,  5F038DF01 ,  5F038DF07 ,  5F038EZ20