特許

J-GLOBAL ID：200903083365475804

半導体集積回路装置の製造方法

発明者： 鈴樹 正恭 ,  馬場 毅 ,  岡 保志 ,  春田 亮
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-141030
公開番号（公開出願番号）：特開平6-349773
出願日： 1993年06月14日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 半導体集積回路装置を構成する配線のエレクトロマイグレーション耐性を向上させる。【構成】 半導体基板1に形成されたpチャネルMOS・FET3と、TiWからなる下地金属膜11上にAlまたはAl合金からなる導体膜13が積層されてなるとともに、層間絶縁膜9に穿孔された接続孔10を通じてpチャネルMOS・FET3の拡散層4に接続された配線14とを備える半導体集積回路装置の製造方法であって、下地金属膜11をスパッタリング法によって堆積する際に、半導体基板1の温度を、下地金属膜11と半導体基板1との接触面においてシリサイド化が起こる範囲に設定した。

請求項（抜粋）：

半導体基板に形成された所定の半導体層を構成部とする半導体集積回路素子と、前記半導体基板上に堆積された絶縁膜上に形成され、TiW、TiMo、ZrW、ZrMo、HfWまたはHfMoからなる下地導体膜上にAlまたはAl合金からなる導体膜が積層されてなるとともに、前記絶縁膜に穿孔された接続孔を通じて前記所定の半導体層に接続された配線とを備える半導体集積回路装置の製造方法であって、前記下地導体膜をスパッタリング法によって堆積する際に、前記半導体基板の温度を、前記下地導体膜と前記半導体基板との接触面においてシリサイド化が起こる範囲に設定することを特徴とする半導体集積回路装置の製造方法。

IPC (4件)：

H01L 21/285 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205

FI (4件)：

H01L 21/88 A ,  H01L 21/88 R ,  H01L 21/88 M ,  H01L 21/88 N