特許

J-GLOBAL ID：200903083368975115

半導体装置の製造方法

発明者： 松田 俊温
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-085538
公開番号（公開出願番号）：特開2001-274061
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 CMPプロセスにおけるアライメントマークの形成。【解決手段】 半導体ウエハ1上の絶縁膜に第1の溝を形成し、前記半導体ウエハ1上に形成したレジスト膜をマスクにして前記第1の溝を含むようにアライメントマーク形成用の第2の溝を形成する。続いて、前記第1の溝及び第2の溝を含む全面にW膜を形成し、当該W膜をCMP法により研磨して前記第1の溝及び第2の溝内にWプラグ6を埋設すると共に、当該Wプラグ6上面にアライメントマークとしての窪み6Bを形成する。

請求項（抜粋）：

半導体ウエハ上の絶縁膜に第1の溝を形成する工程と、前記半導体ウエハ上に形成したレジスト膜をマスクにして前記第1の溝を含むようにアライメントマーク形成用の第2の溝を形成する工程と、前記第1の溝及び第2の溝を含む全面に第1の金属膜を形成する工程と、前記第1の金属膜をCMP法により研磨して前記第1の溝及び第2の溝内に金属プラグを埋設すると共に、当該金属プラグ上面にアライメントマークとしての窪みを形成する工程と、前記金属プラグを含む全面に第2の金属膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/027 ,  H01L 21/304 622 ,  H01L 21/76 ,  H01L 21/3205

FI (4件)：

H01L 21/304 622 T ,  H01L 21/30 502 M ,  H01L 21/76 L ,  H01L 21/88 S

Fターム (15件)：

5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032BA01 ,  5F032DA33 ,  5F033HH09 ,  5F033JJ19 ,  5F033QQ09 ,  5F033QQ48 ,  5F033VV00 ,  5F046EA12 ,  5F046EA15 ,  5F046EA18 ,  5F046EB01 ,  5F046EB07