特許
J-GLOBAL ID：200903083369422756
MOSトランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-047518
公開番号（公開出願番号）：特開平6-244366
出願日： 1993年02月12日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 本発明は、高耐圧MOSトランジスタを形成する、または高耐圧MOSトランジスタと通常の耐圧のMOSトランジスタとを形成する際に、ホトリソグラフィー工程を省略して、工程の簡単化を図る。【構成】 第1,第2のゲート電極23,33の側壁に第1のサイドウォール25,35を形成する際、高耐圧MOSトランジスタの形成領域21の半導体基板11を露出させ、さらに第2のサイドウォール形成膜15で、低耐圧MOSトランジスタの形成領域31における第2のゲート電極33の側壁に第2のサイドウォール36を形成した後、第1,第2のソース・ドレイン領域28,29,38,39を形成する。また図示はしないが、層間膜になる絶縁膜をイオン注入マスクにしてソース・ドレイン領域を形成することで、イオン注入マスクを形成するホトリソグラフィー工程を省略する。
請求項（抜粋）：
高耐圧MOSトランジスタと低耐圧MOSトランジスタとを同一半導体基板に形成するMOSトランジスタの製造方法であって、高耐圧MOSトランジスタの形成領域における半導体基板の上面に第1のゲート絶縁膜を形成するとともに、低耐圧MOSトランジスタの形成領域における半導体基板の上面に前記第1のゲート絶縁膜よりも薄い膜厚の第2のゲート絶縁膜を形成し、次いで前記第1のゲート絶縁膜上に第1のゲート電極を形成するとともに、前記第2のゲート絶縁膜上に第2のゲート電極を形成する第1の工程と、前記第2のゲート電極の両側における半導体基板の低耐圧MOSトランジスタの形成領域上層に第1の低濃度拡散層を形成する第2の工程と、前記第1,第2のゲート電極側を覆う状態に第1のサイドウォール形成膜を成膜した後、半導体基板表面が露出するまで前記第1のサイドウォール形成膜の一部分と前記第1,第2のゲート絶縁膜の一部分とを除去して、前記第1,第2のゲート電極のそれぞれの側壁に第1のサイドウォールを形成する第3の工程と、前記第1,第2のゲート電極の両側における半導体基板の上層に第2の低濃度拡散層を形成する第4の工程と、前記第1,第2のゲート電極側を覆う状態に第2のサイドウォール形成膜を成膜した後、半導体基板表面が露出するまで前記第2のサイドウォール形成膜の一部分を除去して、前記各第1のサイドウォールの側壁側に第2のサイドウォールを形成する第5の工程と、前記第1のゲート電極と前記第2のサイドウォールとをマスクにした不純物導入処理によって、前記第1のゲート電極の両側における半導体基板の高耐圧MOSトランジスタの形成領域上層に第1のソース・ドレイン領域を形成するとともに、前記第2のゲート電極と前記第2のサイドウォールとをマスクにした不純物導入処理によって、前記第2のゲート電極の両側における半導体基板の低耐圧MOSトランジスタの形成領域上層に第2のソース・ドレイン領域を形成する第6の工程とを行うことを特徴とするMOSトランジスタの製造方法。
IPC (2件)：
H01L 27/088
, H01L 29/784
H01L 27/08 102 A
, H01L 29/78 301 C
